5G通信、高性能计算等领域的快速扩张，让传统单芯片架构的算力天花板愈发明显。芯粒（Chiplet）互联技术以模块化设计绕开摩尔定律的限制，但高速接口的传输性能始终是制约其发展的核心瓶颈。西安交通大学赵亚、樊超教授团队针对此难题展开攻关，重点突破了接收机模拟前端的三大技术矛盾：带宽扩展与功耗控制的平衡、信号线性度与集成度的兼容、工艺波动下的稳定性保障。
高速互连的竞争，本质上是系统工程能力的竞争——既要在微小寄生与噪声中抠出带宽，又要在有限功耗与面积中挤出线性度和可调性。面向Chiplet时代的规模化应用，以实测指标为牵引、以架构协同为抓手的电路创新路径，既为国产高速接口技术积累了可复用的方法论，也为构建更高效、更可靠的算力基础设施提供了有力支撑。