韩国三星电子正在把先进的制程技术用上了，目标是给AI芯片的性能来个大突破。咱们都知道，全球AI技术这两年跑得飞快，可作为核心硬件的AI芯片现在正碰上一个难题，就是物理尺寸和性能提升之间很难兼顾。现在的高端AI加速处理器虽然用了高带宽内存，可因为光罩尺寸的限制，一块芯片能做的面积基本已经到顶了，这就把算力给锁死了。为了打破这个瓶颈，半导体厂商们都在琢磨新招。 最近有消息传出来，韩国三星电子正在弄一个面向下一代HBM内存的定制化基础裸片方案。他们打算直接用从4纳米一路做到2纳米的最前沿逻辑制程来实现这个目标。这主意挺好，说白了就是利用HBM内存里本来就是用逻辑工艺做的基础裸片，把原本主处理器要做的那部分计算或者控制电路卸下来，这样主芯片就不用那么累了。只要面积够大，功能和运算效率就能双双提升。业内人士也说了，等到HBM4以后的时代来了，基础裸片不光是存东西用了，还能承担复杂的逻辑电路任务。 至于为什么这么做，三星是想把自家在存储器工艺上的优势给延续下去，再扩展到更复杂的异构集成领域去。这可是为了下一代AI硬件打下的底。负责这事的部门是他们系统大规模集成电路那边新搞的定制化片上系统团队。这也说明三星对定制高性能芯片这一块真的是下了血本。 有意思的是台积电也盯上了这块地盘。听说他们要把自家的N3P（也就是3纳米性能增强版）制程导到客户定制的HBM基础裸片里。这就意味着两家大厂不光在传统的逻辑芯片代工上较劲，现在连在存储和逻辑融合的新赛道上也要正面PK了。 现在大家都在琢磨怎么突破AI芯片的算力墙，多芯片互联和芯粒化设计是两个主要方向。把功能电路给HBM裸片去做，其实就是芯粒化设计的一种玩法。这种做法能优化整个系统的性能功耗比，被认为是延续摩尔定律效应的关键路子。 三星和台积电在这块上的动作，以后肯定能让AI芯片设计公司手里有更多的选择，而且这些选择还会更灵活、更强大。这两家公司在HBM基础裸片上的布局，不光是技术融合更深了，也说明AI基础设施的竞争已经打到了芯片底层架构和工艺上。 等这些技术成熟了用上以后，肯定能给未来的AI算力持续增长搭好台子。同时这也会改变全球高端半导体产业链的格局。大家都在盯着这事呢。