业内现在正寻思着能不能把HBM内存的高度限制再给放宽点，毕竟大家都想着下一代的堆叠层数得突破20层。要是照现在775μm的规矩去堆20层DRAM，就得把晶圆给减薄了，这对制造良率影响可大。虽然可以试着把层间距缩小来换厚度，但这就需要用到混合键合这种技术。虽然混铜键合已经用在NAND闪存上了能把间距拉低，可这技术门槛太高还得砸不少设备钱，要是高度限制松了口，它的引进怕是得往后拖。 内容由AI智能生成IT之家消息，韩媒ZDNET Korea和ETNEWS透露了一些动向：现在主流的HBM4是12层或16层的高度，JEDEC已经在之前的规范里把限制从720μm升到了775μm。面对未来要搞20层的情况，行业觉得有必要把限制放宽到800μm甚至更高。要想在这775μm里头塞进20层DRAM，那晶圆的减薄风险就会激增。 另外一个解决办法是压缩两层DRAM之间的空隙，这就得靠键合来解决了。这种技术难度大且投资高的混合键合导入的时间点可能会受影响。而且这事儿还得看台积电的意思，毕竟它在先进封装这块儿是龙头老大。台积电主推的SoIC技术会让跟HBM配套的XPU复合体变高，给HBM“长高”提供了很大的余量。