当前高端AI芯片的发展面临一个关键制约；随着人工智能应用对算力需求的不断攀升，搭配HBM高带宽内存的AI加速芯片正在逼近物理设计的极限。根据业界信息，单体芯片的理论最大面积受限于光罩尺寸858平方毫米的约束，这个限制正在成为继续提升芯片算力的瓶颈。 为了突破这一瓶颈，业界采取了多种技术路线。除了通过多芯片物理互联和通信协议来扩展系统能力外，一个更具创新性的方案是将原本由主芯片承载的部分电路功能卸载到相邻的HBM基础裸片上。这种设计思路充分利用了HBM内存架构的特点，实现了功能的合理分工。 三星电子正是基于这一技术思路做出战略部署。据韩国媒体报道，三星电子将在HBM4代产品之后，继续发挥其在先进制程工艺上的优势，为定制HBM内存提供从4纳米到2纳米的全系列基础裸片解决方案。这一举措反映了三星在高端芯片领域的技术积累和前瞻性布局。 从技术角度看，这一方案的可行性基于HBM内存架构的演进。进入HBM4时代后，HBM基础裸片开始采用逻辑半导体制程工艺，而非传统的模拟工艺。这意味着基础裸片具备了承载复杂逻辑电路的能力。制程工艺越先进，基础裸片能够容纳的逻辑电路就越多，相应的能源效率也就越高。因此，采用2纳米等最先进工艺制造的基础裸片，将能够明显提高整个系统的性能和功耗表现。 三星电子已经为此建立了专门的组织体系。公司系统LSI业务部门新设立了定制SoC团队，专门负责定制HBM基础裸片解决方案的研发。这表明三星对这一领域的重视程度，以及长期的战略承诺。 另外，竞争对手台积电也在积极布局。台积电计划为定制HBM基础裸片导入N3P制程工艺，显示出在这一新兴领域的竞争态度。这预示着定制HBM芯片将成为未来高端芯片设计的重要方向，各大芯片制造商都在争夺这一市场的主导权。 从产业影响看，定制HBM基础裸片方案的推出将为AI芯片设计带来新的可能性。通过灵活运用基础裸片承载逻辑功能，芯片设计师可以在不突破单体面积限制的前提下，实现更高的算力密度。这对于数据中心、云计算等对AI算力有迫切需求的领域意义重大。同时，先进制程工艺的应用也将显著改善芯片的能源效率，这在大规模部署AI系统时具有重要的经济和环保价值。
高端算力竞争正从单纯追求芯片尺寸转向系统优化。HBM基础裸片的定制化发展反映了存储与计算深度融合的趋势。面对未来需求，决定胜负的关键将不仅是单一技术突破，而是制程、封装与系统架构联合推进的整体能力。